25 мая опубликованная компанией Huawei статья, посвящённая «закону Тао (τ)», вызвала немало дискуссий в сфере полупроводников.

В отличие от традиционных дискуссий, сосредоточенных на «технологическом узле», данная статья предлагает новый подход к анализу: ключевым фактором будущего роста производительности чипов может стать не столько дальнейшее уменьшение размеров транзисторов, сколько максимально возможное сокращение времени в рамках всей электронной системы.

Под «временем» здесь подразумевается не часы в привычном понимании, а совокупная задержка — от переключения транзисторов и распространения сигналов по цепям до доступа к чипам и системной коммуникации.

В статье отмечается, что на протяжении последних десятилетий полупроводниковая отрасль неизменно развивалась благодаря тому, что каждое новое поколение технологий постоянно сокращает время передачи информации. Более мелкие транзисторы, более короткие соединительные линии и более высокая степень интеграции в конечном счёте проявляются в повышении эффективности обработки данных.

И сегодня всё более очевидной становится следующая реальность: узкое место в производительности чипов постепенно смещается с самого транзистора на пространство между транзисторами.

Ранее привычный путь развития чипов шёл от 28 нм к 14 нм, затем — к 7 нм, 5 нм и 3 нм. Постепенное уменьшение технологического процесса означает, что на единицу площади можно разместить больше транзисторов, а вместе с этим — более высокую производительность и меньшее энергопотребление.

Однако по мере того как технологические процессы продолжают продвигаться к пределам возможностей, многие проблемы становятся всё более сложными. В статье отмечается, что после перехода на узкие техпроцессы выгоды, обусловленные исключительно уменьшением геометрических размеров, уже заметно сократились. В то же время такие факторы, как межсоединения, сопротивление, ёмкость, упаковка и передача данных, постепенно превращаются в новые ограничивающие факторы.

На самом деле это вполне понятно. Предположим, город непрерывно расширяется: здания становятся всё выше, население — всё плотнее, а дорожная сеть и транспортная система при этом не оптимизируются параллельно. В таком случае ограничивающим фактором эффективности работы в конечном счёте чаще всего становится не «скорость движения», а «пробки».

Чипы устроены по аналогичной логике. В современных масштабных чипах и системах ИИ зачастую именно не сама вычислительная обработка, а перемещение данных между различными компонентами требует значительных затрат времени и энергии. Данные приходится передавать между ядрами, совершать многократные переходы между памятью и вычислительными блоками, а также синхронизировать между разными чипами. По мере роста масштабов системы вопрос «как перемещается информация» становится столь же важным, как и вопрос «насколько мощны вычисления».

Таким образом, «закон Тао (τ)», сформулированный в работе компании Huawei, по сути подчёркивает: в будущем цель оптимизации электронных систем постепенно смещается от «сокращения занимаемого пространства» к «сжатию времени». За этим стоит весьма важное изменение — чипы действительно вступают в «трёхмерную эпоху».

В традиционной структуре микросхем большая часть цепей располагается в плоскости. Транзисторы, металлические межсоединения, кэш‑память и функциональные блоки преимущественно распределены по двум измерениям, поэтому многие оптимизации по своей сути сводятся к «сокращению расстояний на плоскости».

Однако по мере того как двухмерное масштабирование постепенно приближается к своим пределам, отрасль всё чаще начинает экспериментировать с вертикальным направлением. «Логическое складывание», предложенное в соответствующей работе, является одним из типичных подходов: оно предусматривает распределение различных цепей, изначально расположенных на одной плоскости, по нескольким вертикально уложенным активным слоям, что позволяет за счёт трёхмерной компоновки сократить пути сигнала, уменьшить паразитные RC‑задержки, улучшить тактовую дисбалансность и повысить общую эффективность.

Это означает, что в будущем конкуренция в сфере чипов будет определяться не только тем, кто сможет изготовить устройство меньшего размера, но и тем, кто сумеет наиболее рационально организовать его структурную компоновку. По мере того как архитектура микросхем становится всё более сложной, одновременно растёт потребность в верификации микроструктур и в быстрой их итерации на этапе разработки.

Раньше разработка многих типов микросхем опиралась на традиционные масочные технологии; однако в некоторых научно‑исследовательских и микро‑нанообрабатывающих задачах учёным приходится часто корректировать структуру рисунка, проверять локальные схемы межсоединений и непрерывно оптимизировать технологический процесс. Особенно в области МЭМС, передовых упаковочных решений и исследований новых микроструктур «быстрая верификация» сама по себе становится всё более важной.

Технология безмасочного фотолитографирования, вследствие этого, привлекает повышенное внимание в некоторых исследовательских и опытно-конструкторских проектах.

В качестве примера можно привести технологию DMD‑литографии без маски, разработанную компанией «Ицзэюй Технолоджи»: её ключевая идея заключается в использовании цифровых микрозеркальных устройств для непосредственного формирования изображения при экспонировании, что позволяет сократить временные затраты, связанные с традиционной итерацией масок, а также повысить гибкость процесса разработки микроструктур.

В настоящее время безмасочная литографическая установка для DMD уже применяется в таких областях, как MEMS‑технологии, обработка микроструктур и научные эксперименты. В условиях непрерывного развития передовых технологий упаковки и исследований новых структур ценность подобных систем, обеспечивающих «быструю проверку», постепенно возрастает.

Однако, как только чипы действительно перейдут к трёхмерной структуре, тут же возникнет и другая проблема: как убедиться, что эти микроскопические структуры действительно достаточно надёжны?

Например, проверяется, точно ли совмещены слои, полностью ли выполнен межслойный бондинг, отсутствуют ли дефекты в сквозных микропереходах TSV, а также нет ли в локальных областях пустот, микротрещин или аномалий рельефа. Эти вопросы кажутся лишь производственными нюансами, однако в конечном счёте они влияют на характеристики чипа, энергопотребление и долговременную надёжность.

Именно поэтому, на фоне продолжающегося развития передовых технологий упаковки и трёхмерной интеграции, значение микроструктурной характеристики неуклонно возрастает. В этих условиях сканирующий электронный микроскоп превращается в важнейший инструмент для исследований в области передовой упаковки и микроструктуры.

В последние годы сканирующие электронные микроскопы серии ZEM компании Zeyou Technology широко применяются в исследованиях материалов, микро‑ и нанообработки, а также в полупроводниковой отрасли. Для таких направлений, как передовые технологии упаковки, трёхмерная интеграция и анализ микроструктур, подобное оборудование постепенно превращается в всё более важный базовый инструмент.

Для многих структур на микронном и даже нанометровом масштабе традиционные оптические методы уже не позволяют обеспечить их эффективное наблюдение. Например, упомянутые в статье гибридные соединения, сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквозные сквоз......Для многих структур на микронном и даже нанометровом масштабе обычные оптические методы уже не позволяют их эффективно визуализировать. Например, упомянутые в статье гибридные соединения, сквозные сквозные отверстия (TSV) и межслойные межсоединения сами по себе требуют более высокого разрешения для микроскопической характеристики.

Значение сканирующей электронной микроскопии тем самым уже не ограничивается лишь «увеличением для наблюдения»: она помогает исследователям анализировать микроскопическое состояние межсоединений, поверхностную морфологию и структурную однородность. В исследованиях полупроводников, материалов и передовых технологий упаковки многие ключевые вопросы в конечном счёте сводятся к самой микроструктуре. Являются ли соединения целостными, имеются ли на поверхности дефекты, наблюдаются ли изменения морфологии в локальных областях — всё это чаще всего требует подтверждения с помощью методов наблюдения с гораздо более высоким разрешением.

Помимо «видения структуры», трёхмерная интеграция порождает ещё одну проблему, которую нередко упускают из виду — высоту.

Многие привыкли воспринимать микросхему как чрезвычайно сложную плоскую схему, однако по мере развития трёхмерной интеграции сама «высота» также становится важным параметром, определяющим производительность чипа.

Например, ровность межслойных поверхностей, наличие микроскопических искривлений на их поверхности, разница высот в различных участках, а также равномерность нанесения тонких пленок — всё это влияет на качество последующего барьерного соединения и надёжность межсоединений. Поэтому в исследованиях передовых технологий упаковки, МЭМС и тонкоплёночных процессов значение измерений поверхностной морфологии и высоты постоянно возрастает.

Ступенчатый измеритель серии JS компании Цзэюй‑Технологии является одним из наиболее распространённых инструментов в подобных измерениях; он позволяет исследователям анализировать толщину тонких плёнок, изменения высоты поверхности и морфологию микроструктур, что способствует оценке стабильности технологических процессов и находит широкое применение в исследованиях полупроводников, тонкоплёночных материалов и микроструктур.

В некотором смысле, после перехода чипов от двумерной к трёхмерной архитектуре «высота» перестала быть лишь производственным параметром и стала играть роль одного из факторов, влияющих на эффективность системы.

На самом деле, если взглянуть на эту статью о «законе Тао (τ)» в ретроспективе, то окажется, что её истинная значимость заключается не столько в выдвижении нового концепта. Гораздо важнее то, что она отражает изменение приоритетов всего полупроводникового сектора.

За последние десятилетия отрасль привыкла трактовать понятие «передовой» как уменьшение техпроцесса. Однако сегодня всё больше проблем возникает в области межсоединений, упаковки, памяти, перемещения данных, системной координации и самих трёхмерных структур.

Это означает, что в будущем развитие чипов будет всё больше опираться на кросс‑уровневую совместную оптимизацию. Транзисторы, разумеется, по‑прежнему остаются ключевыми, однако помимо этого структурное проектирование, топология межсоединений, технологии упаковки и возможности микроскопической характеристики также превращаются в неотъемлемые и незаменимые компоненты.

Для полупроводниковой отрасли это, возможно, означает, что постепенно наступает новый этап.